二元解码器,应用程序的类型

基本上,解码器是一个组合逻辑电路,其将编码输入转换为所提供的两者彼此不同。该名称解码器意味着将编码信息从一种格式转换为另一个格式。因此输入代码通常具有比输出代码字更少的位数。

数字解码器将一组数字信号转换为对应的十进制代码。解码器在使用编码器之前也是最常用的电路。编码数据在大多数输出​​设备中为用户界面进行解码,如监视器,计算器,打印机等。在信息由编码器编码之后一次。在本文中,我们将研究不同类型的二进制解码器。

二进制解码器

二进制解码器是一个多输入的多输出组合电路,它将N个输入线的二进制码转换为2N输出代码中的一个。当需要基于N位输入值时需要恰好激活2N输出中的一个时,使用这些。

下图显示了二进制解码器的一般结构,在n个输入行接受编码信息,在2n个可能的输出行产生输出。

通常,解码器具有使能输入,以便基于数据输入激活解码输出。作为示例,在BCD代码的情况下,0000到1001的4位组合足以表示十进制数字0至9。

二进制解码器的框图

根据输入线的数量,二进制代码的输入可以是2位或3位或4位代码。在2N行的可用性时,它通过停用(制作逻辑0)在接收到N个输入时激活其所有其他输入的输出。

通常输出代码中的位数大于输入代码中的位数。最常用的实用二进制解码器是2- 4解码器,3- 8解码器和4- 16行二进制解码器。

回到顶部

2至4个二进制解码器

在2到4个二进制解码器中,两个输入被解码为四个输出,因此它由两个输入线和4个输出线组成。只有一个输出在任何时候都处于活动状态,而其他输出保持在逻辑0,并且保持活跃或高的输出是确定两个二进制输入A和B.

2到4二进制解码器

下图显示了2到4个解码器的真相表。对于给定输入,如果启用输入EN为高电平(EN = 1),则输出Y0至Y3是有效的高电平(EN = 1)。当输入A和B都低(或A = B = 0)时,输出Y0将是活动状态或高的,并且所有其他输出都将低。

当A = 0和B = 1时,输出Y1将是活动的,当A = 1和B = 0时,输出Y2将有效。当两个输入都很高时,输出Y3将很高。如果使能位为零,则所有输出将设置为零。输入和输出之间的这种关系清楚地说明了实际表。

真值表2 - 4二进制解码器

从上面的真值表中,我们可以得到每个输出的布尔表达式为

表达式

这些表达式可以通过使用基本逻辑门来实现。因此,下面给出了由使用而不是和和门来实现的2到4行解码器的逻辑电路设计。两个不是门或逆变器提供了输入的补充。

通用使能线连接到每个和门,使得当EN = 0时,所有输出都是零,如果EN = 1,则取决于输入A和B,产生输出。每个输出代表2个输入变量的minterms之一。

2到4二进制解码器逻辑图

也有可能设计2到4解码器使用NAND门如下图和真值表。这是用最大项作为输出的原则构造的。为了产生该模块,我们必须使用与非门作为逆变器。如果两个输入都是零(A = B= 0),那么Y0就是零,如果A = 0 B= 1,那么Y1就是1,以此类推。

因此,对于给定时间的任何输入组合,只有一个输出将很低,并且所有其他输出都将很高。这种类型的解码器在IC形式中可用,使得还可以进行3至8,4到16和5到32解码器取决于应用要求。

回到顶部

3至8解码器

在3到8解码器中,3个输入被解码成8个输出。它有3个输入,A B C从Y0到Y7有8个输出。基于这三个输入的组合,8个输出中只有一个被选择。

真值表2 - 4二进制解码器

3到8个二进制解码器

下图显示了3到8解码器的真值表。提供使能输入来激活解码输出取决于输入组合A、B和C。假设A = B=1和C= 0,那么输出Y6是1,所有其他输出是零。所以从真值表中,minterms表示每个输出方程,给出如下

经验值

3到8二进制解码器真值表

使用上述最小术语表达式每个输出,可以通过使用三个不栅极和八个和栅极来实现3到8个解码器的电路。每个不均提供输入的补充,并且栅极会生成一个minterms。

还启用输入激活解码输出取决于输入数据。此解码器的逻辑图如下所示。

对于特定输入组合的给定时间,只有八个输出中的一个高,这为什么这个解码器也称为8个解码器。假设,当ABC = 011时,那么只有和门4都具有高,因此Y3高。

此外,输入中的3位二进制数在输出(相当于八进制数系)的输出时转换为八位数,即如何;它也被称为二进制到八进制的解码器

3到8二进制解码器逻辑图

它也可以使用最大术语表示每个输出方程。在这种情况下,在逻辑电路中执行比电路的反演操作,分钟术语。下图显示了使用NAND门的3-8线解码器的真实表。表中的每个输出都具有最大术语表示。

在给定的时间只有一个输出低,所有其他输出都将很高。例如,当A = B = 1和C = 0时,输出Y6为零,所有其他输出都是高的,如下图所示。

3至8个二进制解码器使用NAND门

从上表中,通过使用三个NAND门和三个不门来设计3到8个线路解码器。当NAND门为下面图中所示,NAND门生成每个输出的最大术语时,不会产生输入的补充。

3至8二进制解码器逻辑图使用NAND门

回到顶部

日译码器

一个4到16的解码器由4个输入和16个输出组成。与上面讨论的所有解码器类似,在给定的时间内,也只有一个输出是低的,所有其他输出都是高的(使用maxterm)。

此类解码器的真实表如下所示。如果输入到该解码器为1000,则输出Y8将低,所有其他输出将高,如图所示。所有输入组合都将如此。

4到16解码器真值表1

由上述真值表可知,4到16码译码器可由4个非门和16个译码与非门实现。为了解码所有可能的4位输入组合,需要16个(24 = 16)解码门。

需要注意的是,所有的与非门都在这个电路上实现,产生如图所示的有源低输出。

因为它根据特定的输入组合从16个输出中选择一个,所以这些解码器也称为1-of-16解码器。其输出也以十六进制数字系统表示,这种类型的解码器也称为二进制到十六进制解码器。

4 ~ 16解码器逻辑图

可以组合或级联两个或更多个解码器以产生具有较大数量的输入比特的解码器,利用解码器的启用输入。下面给出了两个3至8线解码器的级联组合。它由四个输入A,B,C并使E和16输出Y0至Y7组成。

其中一个输入变量被用作第一个3到4解码器的启用输入,这个相同的输入被补充并连接为第二个解码器的启用输入。要启用的解码器由最重要的输入变量决定,其他输入变量被提供给每个解码器。

当启用输入为零时,在禁用另一个时,将启用顶部解码器。然后,顶部解码器8输出生成Minterms 0000至0111.同样,当启用为1时,启用较低的解码器,并禁用顶部。因此,底部解码器输出从1000到1111生成minterms。

4 ~ 16解码器使用3 ~ 8解码器

回到顶部

解码器的应用

解码器广泛应用于只有在特定输入电平组合出现时才激活特定输出或输出组的应用中。这些输入电平通常由寄存器或计数器的输出提供。

当计数器或寄存器连续脉冲解码器输入时,输出将被顺序激活。这些输出可以用作测序信号或定时信号以在特定时间切换设备。

二进制到十进制解码器

解码器用于获得与特定输入组合相对应的十进制数字。一个BCD数需要4个二进制数字来表示0到9个十进制数字,因此它由4行输入组成。由10行输出组成,对应0 ~ 9位十进制数字。T

这种类型的解码器也称为1到10解码器。对于特定输入组合,将激活输出对应于输入组合的十进制等效物。

地址解码器

在它的许多用途中,解码器被广泛用于解码计算机存储系统中的特定内存位置。解码器接受由CPU产生的地址码,这是内存中特定位置的地址位的组合。

在一个存储系统中,有几个存储集成电路组合在一起,每一个都有其独特的地址,以区别于其他存储位置。

在这种情况下,在存储器IC电路中内置的解码器,用于通过解码系统地址的最高有效位来响应于一系列地址来选择存储器IC,从而选择特定的存储器位置或IC。

在更复杂的内存系统中,存储器IC或芯片布置在多个银行中。当微处理器一次想要访问一个或多个字节时,必须同时或单独选择这些存储体。

在这种情况下,必须激活多个解码器。为此,使用级联解码器或最常见的解码器被可编程逻辑设备取代。

指令译码器

解码器的另一个应用可以在中央处理单元的控制单元中找到。这个解码器用于解码程序指令,以激活特定的控制线,以便在CPU的ALU中执行不同的操作。

回到顶部

4的反应

  1. 谢谢!
    我在Hutton32 JVN Cel欧宝娱乐可靠吗lurar自动机中设计了一些电子产品。这篇文章完全解决了我的问题,如何将数据从BIN> BCD转换器输出到7段。

发表评论

您的电子邮件地址将不会被公布。必填字段被标记