超前进位加法器

在并行加法器的情况下,当Eutend的所有位和加法器必须同时使用以执行计算时,启动两个数字的二进制添加。在并行加法器电路中,每个完整加法器级的携带输出连接到下一个高阶级的携带输入,因此它也称为纹波载型加法器。

在这种加法器电路中,在输入进位发生之前,不可能产生任何级的和和输出。因此在加法过程中会有相当大的时延,这称为进位传播时延。在任何组合电路中,信号必须通过门电路传播,才能在输出端获得正确的输出和。

4位加法器

在上图中,当输入信号被施加到相应的全加法器上时,S4的和就产生了。但是进位输入C4在其最终稳态值上是不可用的,直到进位c3在其稳态值上可用。类似的C3依赖于C2 C2依赖于C1。因此,进位必须传播到所有阶段,以便输出S4和进位C5最终达到稳态值。

传播时间等于典型的栅极乘以电路中的栅极电平数的传播延迟。例如,如果每个完整的加法器阶段具有20n秒的传播延迟,则S4将在80N(20×4)秒后达到其最终正确值。如果我们延长添加更多位数的阶段数,那么这种情况变得更加差。

所以并行加法器中加的比特数的速度取决于进位传播时间。然而,信号必须在给定的足够时间通过门传播,以产生正确的或期望的输出。

下面是在并行加法器中获得高速以产生二进制加法的方法。

  1. 通过采用更快的延迟延迟,我们可以降低传播延迟。但每个物理逻辑门都会有一个能力限制。
  2. 另一种方法是增加电路的复杂度,以减少进位延迟时间。有几种方法可以提高并行加法器的速度,其中一种常用的方法是通过消除级间进位逻辑,采用提前进位加法原理。

回到顶部

超前进位加法器

进位前瞻加法器是一种快速并行加法器,因为它通过更复杂的硬件减少了传播延迟,因此成本更高。在本设计中,将加法器固定位组上的进位逻辑简化为两级逻辑,这只不过是对纹波进位设计的一种变换。

该方法利用逻辑门,通过观察加数和加数的低阶位来判断是否生成高阶进位。让我们详细讨论一下。

完整的加法器

真值表

考虑上面所示的完整加法器电路和相应的真值表。如果我们定义两个变量进位生成Gi进位传播Pi,

P=一个⊕B

gi = ai bi

总和输出和携带输出可以表示为

Si = Pi⊕Ci

i +1 = Gi + Pi Ci

如果GI是在AI,BI的情况下产生携带的携带,无论输入携带如何。PI是携带传播,它与来自Ci的传播与CI +1相关联。

4级进位前瞻加法器各阶段进位输出布尔函数可表示为

C1 = G0 + P0 Cin

c = g1 + p1

= G1 + P1 G0 + P1 P0 CIN

C3 = G2 + P2 C2

= G2 + P2 G1+ P2 P1 G0 + P2 P1 P0 Cin

C4 = G3 + P3 C3

= G3 + P3 G2+ P3 P2 G1 + P3 P2 P1 G0 + P3 P2 P1 P1 P0 Cin

从上面的布尔方程式,我们可以观察到C4不必等待C3和C2传播,但实际上C4在C3和C2的同时传播。由于每个携带输出的布尔表达式是产品的总和,因此这些可以用一个级别和栅极实现,然后是A或门。

为下面的图中所示的携带保护发电机的每个携带输出(C2,C3和C4)的三个布尔函数的实现。

看法加法器的逻辑图

因此,可以采用进位前瞻(carry-Lookahead)方案实现4位并行加法器,提高二进制加法速度,如下图所示。在这种情况下,每个和输出需要两个Ex-OR门。第一个Ex-OR门产生Pi变量输出,and门产生Gi变量。

因此,在两个盖茨级别中,产生所有这些P的和G。随身携带保护发电机允许所有这些P和G信号在它们稳定状态下传播,并在两个级别的延迟时产生输出载波。因此,总和输出S2至S4具有相等的传播延迟时间。

4位并行加法器

通过将4位加法器的数量与进位逻辑进行级联,也可以构造16位和32位并行加法器。16位进位前瞻加法器是由4个4位加法器与2个门延迟级联而成,而32位进位前瞻加法器是由2个16位加法器级联而成。

在16位携带 - 保护加法器中,需要5和8个栅极延迟以分别获得C16和S15,其与分别在级联的四位携带保护块中的C16和S15的9和10栅延迟相比。类似地,如果32位加法器由八个4位加法器实现,则C32和S31,C32和S31需要在32位加法器,7和10栅延迟,其少于相同的输出,其较少。

回到顶部

携带看法加法器IC

高速携带保护剂加载剂在不同位配置的集成电路上被几个制造商集成在集成电路上。有几个单独的携带发电机IC可用,以便我们必须与逻辑门进行连接以执行添加操作。

典型的携带保护通行器IC是74182,其接受四对有效低携带传播(作为P0,P1,P2和P3),并且携带产生(GO,G1,G2和G3)信号和有效高输入(CN)。

它提供跨四组二进制加法器的有源高载波(Cn+x, Cn+y, Cn+z)。该集成电路还通过有源低传播和进位产生输出促进了其他级别的预演。

IC 74182提供的逻辑表达式如下

IC 74182提供的逻辑表达式

IC74182

另一方面,有许多高速加法器集成电路将一组全加法器与进位前瞻电路结合起来。这种IC最流行的形式是74LS83/74S283,这是一个4位并行加法器高速IC,包含四个相互连接的全加法器和一个携带-向前看电路。

这类IC的功能符号如下图所示。它接受两个4位数字A3A2A1A0和B3B2B1B0,将Cin0输入到LSB位置。该IC产生输出和位S3S2S1S0和进位输出Cout3到MSB位置。

74年ls283

通过级联两个或多个并行加法器ic,我们可以执行更大的二进制数的加法,如8位、24位和32位加法。

回到顶部

发表评论

您的电子邮件地址将不会被公布。必填字段被标记*