顺序电路基础知识

在本教程中,我们将学习顺序电路,什么是顺序逻辑,如何ob直播app与组合电路不欧宝官网app苹果下载同的顺序电路,不同类型的顺序电路,几个重要的连续电路基础等等。

组合逻辑和顺序逻辑是数字系统设计的构建块。组合电路包括多路复用器,多路分解器,编码器,解码器等,而顺序电路是锁存器,触发器,计数器,寄存器等。

要了解更多关于顺序逻辑的基础知识以及时欧宝官网app苹果下载钟,触发,同步,异步电路等的所有元素。继续阅读以下教程。

介绍

顺序逻辑电路是那些,其输出不仅取决于输入的当前值,而且还取决于输入信号的先前值(值历史记录),其与组合电路相反,其中输出仅取决于输入的当前值。,在任何时候的时间。顺序电路可以被认为是具有反馈电路的组合电路。顺序电路使用像触发器一样的存储元件作为反馈电路,以便存储过去的值。顺序逻辑的框图如下所示。

serfeit-project.

顺序电路

顺序逻辑电路用于构建有限状态机,该机器是所有数字电路中的基本构建块,以及在存储器电路中。基本上,实际数字设备中的所有电路都是组合和顺序逻辑电路的混合。

例子:

一般来说,我们在我们的日常生活中遇到了许多计数器,以计算对象的数量。例如,计算进入或离开礼堂的观众数量或计算停车中的车辆数量。当任何人进入礼堂时计数器根据其当前值递增其值。同样,它根据其先前和目前的值递减其值。因此,计数器保留了下一步操作的柜台的现状。

这类似于顺序电路,其根据先前和呈现信号改变其状态。

回到顶部

组合电路VS顺序电路

组合电路
顺序电路
输出仅取决于输入的当前值。 输出取决于输入的当前和先前的输入状态值
这些电路不会在其输出随输入值的变化变化时具有任何内存。 顺序电路具有某种内存,因为它们的输出根据先前和当前值而变化。
没有参与反馈意见。 在顺序电路中,输出连接到其作为反馈路径。
用于基本布尔操作。 用于设计内存设备。
实施:半加法电路,全加法电路,多路复用器,多路分解器,解码器和编码器。 实施方式:RAM,寄存器,计数器和其他状态挡土机。

回到顶部

C锁定信号在顺序电路中

时钟信号在顺序电路中起着至关重要的作用。时钟是一种信号,它反复振荡逻辑级0和逻辑电平1之间。具有恒定频率的方波是最常见的时钟信号形式。时钟信号具有“边缘”。这些是时钟从0到1(正边缘)或1到0(负边缘)变为0的即时。

时钟信号

时钟信号控制顺序电路的输出。这是确定内存元素何时以及如何改变其输出。如果顺序电路没有任何时钟信号作为输入,则电路的输出将随机改变。因此,它们无法保留其状态,直到下一个输入信号到达。但是具有时钟输入的顺序电路将保持其状态,直到发生下一个时钟边缘。

回到顶部

顺序电路分类

基于时钟信号输入,顺序电路分为两种类型。

  • 同步顺序电路
  • 异步顺序电路

顺序电路分类

同步顺序电路

定义:

在同步顺序电路中,输出取决于时钟实例的输入的存在和先前状态。电路使用内存元素存储先前状态。这些电路中的存储器元件将具有时钟。所有这些时钟信号由相同的时钟信号驱动。

同步顺序电路

  • 使用时钟信号,所有存储元素都会发生状态更改。
  • 与异步相比,这些电路比较慢,因为它们等待下一个时钟脉冲到达执行下一次操作。
  • 这些电路可以计时或脉冲。
  • 在其输入中使用时钟脉冲的同步顺序电路称为时钟顺序电路。它们非常稳定。
  • 使用脉冲改变其状态的顺序电路称为脉冲或未计时的顺序电路。
我们使用同步顺序电路?

•用于设计摩尔式摩尔式管理机器的设计。

•它们用于同步计数器,触发器等。

回到顶部

同步顺序电路的局限性
  • 同步顺序电路中的所有触发器必须连接到时钟信号。时钟信号是非常高的频率信号,时钟分布消耗并消耗大量的热量。
  • 临界路径或最慢的路径确定最大可能的时钟频率。因此,它们比异步电路慢。

异步顺序电路

定义

不通过时钟信号操作的顺序电路称为“异步顺序电路”。

  • 当输入信号发生变化时,这些电路将立即改变状态。
  • 电路行为由任何时刻的信号和输入信号改变的顺序确定。

异步顺序电路

  • 它们不在脉冲模式下运行。
  • 由于时间问题,它们具有更好的性能,但难以设计。
  • 当我们需要低功耗操作时,我们主要使用异步电路。
  • 它们比同步顺序电路更快,因为它们不需要等待任何时钟信号。
在哪里我们使用异步顺序电路?

当操作速度很重要时,这些都使用这些。由于它们与内部时钟脉冲无关,因此它们可以快速运行。所以它们用于快速响应电路。

  • 用于两个单元之间的通信,拥有自己的独立时钟。
  • 当我们需要更好的外部输入处理时使用。
异步顺序电路的局限性
  • 异步顺序电路更难以设计。
  • 虽然它们的性能更快,但它们的输出不确定。

回到顶部

顺序电路的反馈

组合电路不需要任何反馈,因为输出纯粹取决于输入的当前值。但是在顺序电路的情况下,输出取决于输入的过去值以及当前值。为了涉及像触发器这样的存储元件,必须在电路中引入反馈。例如,考虑一个简单的反馈电路,如下所示。

简单的逆变器有反馈

一世F 0是在实例上的逆变器的输入,该0将传播,输出为1.该1作为输入反馈。该1将传播,输出为0.过程重复,结果是0到1之间的输出的连续振荡。在这种情况下没有稳定状态。

现在考虑以下两个逆变器的以下示例如图所示。

具有稳定状态的反馈

这里,两个逆变器通过反馈到第一逆变器的第二逆变器的输出连接回来。如果0是在实例上的第一变频器的输入,则它通过第一变频器传播,输出为1.该1输入到第二逆变器并通过它传播。第二逆变器的输出为0,其被反馈到第一逆变器。但是第一变频器的输入已经是0,因此不会发生任何改变。据说电路在稳定的电路中。当输入到第一逆变器为1时,可以获得另一种稳定状态。

以稳定的状态送回

回到顶部

闩锁和触发器

闩锁

锁存是连续电路中的基本构建元件。锁存器没有任何时钟信号,即它们是异步顺序电路。

•闩锁由静态门组成。
•闩锁是一个双稳态多谐振荡器,即它具有两个稳定状态,可以在这些状态之间切换。
•锁存器将具有输出的反馈路径。因此,它们使用输入信号的前一个和当前状态在任何即时改变它们的输出。
•启用后,锁存器的输出不断受其输入的影响,即在输入变化时立即发生变化。禁用时,锁存状态保持常量即,它记得其先前的值。时钟或使能信号用作控制信号。
•锁存持续检查所有输入,相应地将其输出变为启用状态。
示例:S-R锁存是简单锁存器的示例。

示例:S-R锁存是简单锁存器的示例。

S-R闩锁

拖鞋

触发器也是同步顺序电路的构建块。它有两个稳定状态。它可以存储一点信息。触发器将具有时钟信号。他们的状态根据时钟脉冲而变化。这些设备将具有两个状态和反馈路径。

  • 触发器是边缘敏感。当时钟信号转换从低到高或高到低电平时,它们将改变状态。
  • 在从0到1或1到0的时钟信号的转换之后,当时钟处于恒定0或1时,即使输入改变,状态也保持不变。

例子:J-K触发器。

JK触发器

笔记:锁存器和触发器之间的唯一区别是锁存器对控制信号(时钟或启用)的电平敏感,而触发器是对控制信号(通常是时钟)的边缘敏感。

触发

定义
可以通过在输入信号中产生小的变化来完成触发器的输出的变化。这种小变化可以在时钟脉冲的帮助下完成。该时钟脉冲被称为触发脉冲。

当触发脉冲应用于带来输出变化的输入时,触发器被置于“触发”。触发器是寄存器和计数器中的基本组件,其以多位数字的形式存储数据。触发器数量连接以形成顺序电路,所有这些触发器都需要触发脉冲。应用于输入的触发脉冲数确定计数器中的数字。
有两种类型的触发:级别触发和边缘触发

级别触发

其中输出状态的变化的触发过程根据输入的活动级别称为“电平触发”。

级别触发是两种类型的,它们是

1.高级触发。

2.低级触发。

高级触发

在高电平触发中,仅当其启用输入处于高状态时,触发器的输出变为I.e.逻辑高或逻辑1.高级触发的符号表示如下所示。

高级触发

低级触发

在低电平触发中,仅当其使能输入处于低状态时,触发器的输出变为I.e.逻辑低或逻辑0。低级触发的符号表示如下所示。低级触发通常由时钟输入上的气泡识别。

低级触发

边缘触发

在边缘触发时,输出仅在当时钟脉冲的转换中存在输入时发生变化。从低到高(0到1)或从高到低(1到0)。

边缘触发是两种类型的,它们是

1.正边缘触发。

2.负边缘触发。

正边缘触发

在正边缘触发中,输出仅在输入处于时钟脉冲输入的正边沿时发生变化,从而从低到高(0到1)。
当需要在低至高电平转换状态下响应触发器时使用正边缘触发方法。正边缘触发的符号表示如下所示。

正边缘触发(2)

负边缘触发

在负边缘触发中,输出仅在输入处于时钟脉冲输入的负边缘时发生变化。从高到低(1到0)的转换。

当需要触发器以高到低电平过渡状态时,使用触发器时使用负边触发方法。负边缘触发的符号表示如下所示。

负边缘触发

边缘触发比级别触发更好

最好使用边缘触发而不是级别触发。这是因为电平触发可能导致电路中的不稳定性,用于特定触发触发器的特定情况,当触发器的输出正在改变时,时钟脉冲在同一时间给出输入。从输出到输入的反馈会导致此不稳定性。为了避免这种不稳定性,使用边缘触发的触发器。

回到顶部

3回复

发表评论

您的电子邮件地址不会被公开。必需的地方已做标记*